基于FPGA的RAID6硬件加速器的实现
【出 处】:
RAID6FPGA
伽罗瓦域
里德-所罗门编码
【作 者】:
【摘 要】设计了基于FPGA的RAID6磁盘阵列的硬件加速器,将占用大量CPU周期的RAID6校验算法,用FPGA硬件实现并设计了软件与加速器的交互接口,将CPU从繁重的计算任务中解放出来,系统的处理速度和响应速度得到很大提升。
相关热词搜索:
上一篇:网上交易电文固化系统中数据保全算法研究
下一篇:网格计算安全模型的研究